麒麟9030拆解揭秘：无EUV超越英特尔最新工艺！但路依然还很长

麦享科技7月23日消息，专业半导体分析机构SemiAnalysis对麒麟9030手机SoC进行了拆解分析，揭示了中芯国际第三代7nm级工艺N+3的关键技术指标。

结果显示，N+3的最小金属间距达到32.5nm，比Intel 18A工艺用于Panther Lake高性能单元的约36nm间距还要紧凑。

但需要指出的是，Intel 18A工艺本身支持约32nm金属间距，且SemiAnalysis未公布N+3的其他关键参数，如接触栅间距（CGP）、标准单元高度或鳍间距，因此无法对两种工艺做全面直接对比。

不过目前能确认的是，N+3的估计晶体管密度约为113.4 Mtr/mm²，高于台积电N6工艺的107.7 Mtr/mm²。

台积电N6使用的是多层EUV光刻，中芯国际在不使用EUV光刻机，通过DUV多重曝光的情况下，在最精细层上使用自对准四重曝光（SAQP），配合大量的设计-技术协同优化（DTCO），实现了更高的晶体管密度，这是不可否认的技术成就。

SemiAnalysis认为，中芯国际还采用了减少鳍数量、接触孔直接置于有源栅上方、收紧单元间距等方法来提升密度。这些手段确实能增加晶体管密度，但代价是工艺复杂度上升、成本增加、良率风险加剧以及设计约束增多。

不过晶体管密度并不等于整体工艺竞争力，虽然麒麟9030布局更紧凑，但其性能仅与大约三年前的旗舰应用处理器相当，能效与苹果、高通、联发科和三星的旗舰存在明显差距。

因此，将N+3与Intel 18A直接对标并不完全合理，虽然N+3的32.5nm最小金属间距名义上比Panther Lake使用的36nm更紧，但18A在晶体管密度和性能能效两方面都更高。

更重要的是，18A采用GAA晶体管和背面供电技术，使18A在移动SoC和数据中心应用中都具备更强的适用性，这些是N+3目前不具备的架构优势。

SemiAnalysis总结认为，出口管制确实减缓了GUONEI 技术进步的步伐，但进步仍在发生,如果中芯国际继续按当前路径，N+4有望接近台积电N5级别的密度，而引入背面供电的N+5可能达到Intel 18A级别的密度。

但正如前文所言，晶体管密度本身并不必然带来性能或能效的实质性提升，中芯国际在架构创新和器件层面的追赶仍有一段长路。